編 | 云鵬
智東西12月2日消息，據(jù)外媒報道，英特爾Tiger Lake處理器架構將對緩存結構進行調整，L2高速緩存增加400％，達到5MB；L3高速緩存大小增加50%，達到12MB；L1指令緩存（Instruction cache）的大小提高到48KB。
Tiger Lake為英特爾第二代10nm處理器，于今年5月推出，預計將主要用于移動端。根據(jù)目前英特爾產能情況，Tiger Lake距離完全投產還有一段時間。以下是對Wccftech報道的原文編譯。
一、Tiger Lake 優(yōu)化緩存結構提高移動端CPU效率
英特爾早在發(fā)布Skylake架構時就在HEDT系列中重新平衡（rebalance）了CPU的緩存結構。根據(jù)Geekbench的說法，即將到來的10nm Tiger Lake移動端CPU可能也會進行類似的緩存重新平衡。
假設英特爾在發(fā)布HEDT Skylake-X CPU之前采取了類似的措施，那么英特爾可能會在Tiger Lake上延續(xù)這種做法。在處理Skylake-X時，英特爾減少了L3緩存的數(shù)量，而增加了低延遲的L2緩存。
不過對于Tiger Lake-Y，英特爾可能會在L1、L2、L3的每個緩存中都進行改進。以前，移動端和桌面端CPU共享相同的緩存結構，但是通過重新設計緩存，英特爾可以提高移動端CPU的效率。
▲2019-2020英特爾CPU路線圖
根據(jù)Geekbench報告，目前所討論的系統(tǒng)正在運行的CPU為Tiger-Y-Y ，具有四個內核和八個線程。該CPU的緩存有明顯調整，每個內核具有1.25MB的大型L2緩存，從而使L2緩存總數(shù)達到了5MB。L2高速緩存的數(shù)量比之前提高了400％。隨著L2高速緩存的顯著增加，L3高速緩存大小增加50%，達到12MB。
英特爾將L1指令緩存的大小提高到48KB，L1數(shù)據(jù)緩存（Data cache）保持在32KB。測試的CPU樣本可以克服現(xiàn)有Skylake-X CPU所需的權衡（trade-off）；L2高速緩存的增加并不以L3高速緩存的減少為代價，因此整體性能得以提高。
Tiger Lake有望做出的其他改進包括引入PCIe 4.0（該功能目前僅適用于AMD的X570和TRX40平臺）以及擁有多達96個EU的Xe核顯。
二、Tiger Lake全面投產還有距離
預計Tiger Lake CPU系列將在2020年至2021年的某個時間投放市場，不過10nm制程在全面生產（full-scale production）之前著實還有一段路要走，并不輕松。
Tiger Lake將成為Intel第一代10nm Ice Lake的繼任者，并將作為英特爾第三代10nm處理器（10nm++）過程架構優(yōu)化模型（Process-Architecture-Optimization model）中的一個優(yōu)化過度版本。
結語：英特爾發(fā)力移動端CPU架構尋找突破
CPU的緩存，尤其是L1、L2緩存，它的大小及速率都會影響CPU與其他硬件之間的數(shù)據(jù)傳輸。此次英特爾顯著改善L2緩存，將會對明年到來的Tiger Lake架構處理器性能有一定提升。
在消費級PC市場，英特爾受到AMD空前的壓力，從入門級到HEDT平臺，性能上被全線碾壓，只能通過降價提高性價比，增加競爭力。而一直制霸的數(shù)據(jù)中心處理器領域也遭到新入場者的頻頻挑戰(zhàn)。
對于英特爾來說，移動端處理器是發(fā)力的另一個方向，但也要做好充分準備，因為這條賽道上更有如、高通、、聯(lián)發(fā)科等勁敵在等候，英特爾的前路依舊艱難。
