編 | 云鵬
智東西12月2日消息，據(jù)外媒報(bào)道，英特爾Tiger Lake處理器架構(gòu)將對(duì)緩存結(jié)構(gòu)進(jìn)行調(diào)整，L2高速緩存增加400％，達(dá)到5MB；L3高速緩存大小增加50%，達(dá)到12MB；L1指令緩存（Instruction cache）的大小提高到48KB。
Tiger Lake為英特爾第二代10nm處理器，于今年5月推出，預(yù)計(jì)將主要用于移動(dòng)端。根據(jù)目前英特爾產(chǎn)能情況，Tiger Lake距離完全投產(chǎn)還有一段時(shí)間。以下是對(duì)Wccftech報(bào)道的原文編譯。
一、Tiger Lake 優(yōu)化緩存結(jié)構(gòu)提高移動(dòng)端CPU效率
英特爾早在發(fā)布Skylake架構(gòu)時(shí)就在HEDT系列中重新平衡（rebalance）了CPU的緩存結(jié)構(gòu)。根據(jù)Geekbench的說法，即將到來的10nm Tiger Lake移動(dòng)端CPU可能也會(huì)進(jìn)行類似的緩存重新平衡。
假設(shè)英特爾在發(fā)布HEDT Skylake-X CPU之前采取了類似的措施，那么英特爾可能會(huì)在Tiger Lake上延續(xù)這種做法。在處理Skylake-X時(shí)，英特爾減少了L3緩存的數(shù)量，而增加了低延遲的L2緩存。
不過對(duì)于Tiger Lake-Y，英特爾可能會(huì)在L1、L2、L3的每個(gè)緩存中都進(jìn)行改進(jìn)。以前，移動(dòng)端和桌面端CPU共享相同的緩存結(jié)構(gòu)，但是通過重新設(shè)計(jì)緩存，英特爾可以提高移動(dòng)端CPU的效率。
▲2019-2020英特爾CPU路線圖
根據(jù)Geekbench報(bào)告，目前所討論的系統(tǒng)正在運(yùn)行的CPU為Tiger-Y-Y ，具有四個(gè)內(nèi)核和八個(gè)線程。該CPU的緩存有明顯調(diào)整，每個(gè)內(nèi)核具有1.25MB的大型L2緩存，從而使L2緩存總數(shù)達(dá)到了5MB。L2高速緩存的數(shù)量比之前提高了400％。隨著L2高速緩存的顯著增加，L3高速緩存大小增加50%，達(dá)到12MB。
英特爾將L1指令緩存的大小提高到48KB，L1數(shù)據(jù)緩存（Data cache）保持在32KB。測試的CPU樣本可以克服現(xiàn)有Skylake-X CPU所需的權(quán)衡（trade-off）；L2高速緩存的增加并不以L3高速緩存的減少為代價(jià)，因此整體性能得以提高。
Tiger Lake有望做出的其他改進(jìn)包括引入PCIe 4.0（該功能目前僅適用于AMD的X570和TRX40平臺(tái)）以及擁有多達(dá)96個(gè)EU的Xe核顯。
二、Tiger Lake全面投產(chǎn)還有距離
預(yù)計(jì)Tiger Lake CPU系列將在2020年至2021年的某個(gè)時(shí)間投放市場，不過10nm制程在全面生產(chǎn)（full-scale production）之前著實(shí)還有一段路要走，并不輕松。
Tiger Lake將成為Intel第一代10nm Ice Lake的繼任者，并將作為英特爾第三代10nm處理器（10nm++）過程架構(gòu)優(yōu)化模型（Process-Architecture-Optimization model）中的一個(gè)優(yōu)化過度版本。
結(jié)語：英特爾發(fā)力移動(dòng)端CPU架構(gòu)尋找突破
CPU的緩存，尤其是L1、L2緩存，它的大小及速率都會(huì)影響CPU與其他硬件之間的數(shù)據(jù)傳輸。此次英特爾顯著改善L2緩存，將會(huì)對(duì)明年到來的Tiger Lake架構(gòu)處理器性能有一定提升。
在消費(fèi)級(jí)PC市場，英特爾受到AMD空前的壓力，從入門級(jí)到HEDT平臺(tái)，性能上被全線碾壓，只能通過降價(jià)提高性價(jià)比，增加競爭力。而一直制霸的數(shù)據(jù)中心處理器領(lǐng)域也遭到新入場者的頻頻挑戰(zhàn)。
對(duì)于英特爾來說，移動(dòng)端處理器是發(fā)力的另一個(gè)方向，但也要做好充分準(zhǔn)備，因?yàn)檫@條賽道上更有如、高通、、聯(lián)發(fā)科等勁敵在等候，英特爾的前路依舊艱難。
